


MINI ORDINATEUR DOMESTIQUE



LA CARTE RAM DYNAMIQUE

16 - 32 - 48 K

AVANT de commencer à rédiger les lignes qui suivent, l'auteur a longuement hésité ; en effet, nous sommes arrivés au stade où l'introduction dans le système de l'interpréteur BASIC est souhaitable afin de pouvoir travailler de façon intéressante avec le terminal vidéo. L'interpréteur que nous vous proposons est prévu pour être stocké en RAM et, compte tenu de ses possibilités importantes il occupe 8 K de mémoire ; une étude statistique a montré que la plus grande partie des programmes BASIC amateurs pouvaient fonctionner en 12 K

(8 K pour l'interpréteur et 4 K pour le programme proprement dit). Il vous faut donc au moins 12 K de RAM pour travailler correctement et, lorsque vous y aurez pris goût il vous faudra certainement plus. La solution consistant à réaliser plus de deux cartes de RAM 4 K statiques étant coûteuse et grande consommatrice d'énergie, nous avons étudié une carte RAM dynamique ne nécessitant aucun réglage et pouvant supporter 16, 32 ou 48 K de RAM. De plus, pour simplifier votre travail, le circuit imprimé est réalisé à trous métallisés (à un prix compétitif).

Nous allons donc vous présenter aujourd'hui la réalisation pratique complète de cette carte, en passant un peu rapidement sur l'étude théorique, afin que, dès le mois prochain, nous puissions vous présenter notre BASIC en détaillant chaque commande afin de réaliser ainsi un véritable cours de BASIC. Cours qui sera bien sûr agrémenté de nombreux exemples de programmes.

De nombreux lecteurs nous ayant demandé des précisions sur notre interpréteur, nous allons lui consacrer quelques lignes pour en réaliser une présentation sommaire.

L'interpréteur BASIC

L'interpréteur que nous vous proposons se présente sous la forme d'une cassette au format J-BUG, standard Kansas City c'est-à-dire qu'il se charge en mémoire au moyen d'un Load de J-BUG. Il utilise les huit premiers K de mémoire de 0000 à 2000 et, comme il travaille selon le principe de l'adressage dynamique, il ne peut pas être mis en ROM ; à ce sujet, nous vous faisons remarquer que, occupant 8 K, il faudrait 8 mémoires type

2708 ou équivalents pour le loger ce qui fait 800 F rien qu'en mémoire vierge ! Par ailleurs nous n'avons pas envisagé l'emploi de la maxi ROM 64 K bits de chez National Semiconducteur contenant un interpréteur BASIC pour 6800 en raison de son prix (900 F) et surtout de sa disponibilité incertaine au moment où nous écrivons ces lignes.

De nombreux lecteurs nous parlent de compatibilité entre « notre » BASIC et les « autres » ; il n'y a aucun problème de ce côté là (en théorie) ; le BASIC est un langage standard parfaitement défini et si sur l'interpréteur « truc » on écrit GOTO, cela aura la même fonction sur l'interpréteur « machin ». En réalité des différences existent au niveau de la « puissance » des BASIC (MICRO BASIC, BASIC, FULL BASIC...) ce qui fait que certains interpréteurs ne supportent pas certains ordres ; l'examen de la liste des instructions permet de faire immédiatement la comparaison. Enfin de très légères différences peuvent exister au niveau des séparateurs de variables qui, de deux points, peuvent devenir point virgule par exemple, mais cela n'a aucune importance quand à l'écriture et à l'utilisation de programmes écrits pour un interpréteur et utilisés sur un autre ; les corrections pouvant être apportées très rapidement sans avoir à repenser quoi que ce soit au niveau programmation.

Le tableau 1 indique le jeu d'instructions de notre interpréteur ; tableau complété par les quelques remarques ci-après :

- les lignes peuvent être numérotées de 1 à 9999 ;
- chaque ligne peut contenir plusieurs déclarations ;
- les variables peuvent être un seul caractère alphabétique, un caractère alphabétique suivi d'un entier de 0 à 9 ou une chaîne de caractères ;
- de nombreuses déclarations ou fonctions peuvent être exécutées en mode immédiat, transformant l'ensemble en calculatrice scientifique ;
- la plage des données en entrées et en sortie s'étend de




Photo A. - Un ultime contrôle avant la mise en place des composants.

1. 10⁻⁹⁹ à 9,999 999 99 - 10⁹⁹.

Enfin cet interpréteur est disponible auprès de l'auteur ; pour tout renseignement, adressez au journal (qui transmettra) une carte de visite marquée BASIC accompagnée d'une enveloppe timbrée et adressée pour la réponse. Si vous avez répondu à notre sondage BASIC ces derniers temps vous devez d'ailleurs disposer déjà de ces informations ; sinon procédez comme ci-avant.

Minicassette et terminal vidéo

Plusieurs lecteurs nous ont écrit en nous demandant comment faire pour raccorder simultanément un minicassette et le terminal vidéo. Il n'y a aucun problème, que le terminal soit en TTL ou en RS232 ; il faut brancher le terminal comme indiqué le mois dernier avec toutefois une modification ; le strap de

masse doit rester en place dans les deux cas, TTL et RS232 ; dès lors, si un minicassette est branché, un ordre d'enregistrement d'un programme sur cassette :
- en TTL et en RS232 produit des affichages incohérents sur la visu pendant toute la durée du chargement de la cassette par la mémoire mais cela n'a aucune importance.

Un ordre Load à partir de la cassette pour s'exécuter correctement :

- en TTL, nécessite la déconnexion du terminal vidéo (mettre l'interligne/local sur la position local) pendant toute la durée du Load sinon celui-ci est perturbé ;
- en RS232 aucune manipulation n'est nécessaire, le terminal reste en ligne ; un caractère quelconque peut éventuellement être affiché sans que cela n'ait d'importance.

Nous verrons lors de la mise en place de notre moniteur que la visu sera utilisée un peu plus intelligemment pendant un ordre P et que l'affichage qui sera présent à ce moment-là aura un sens.

RAM statiques et RAM dynamiques

Avant d'étudier le synoptique de notre carte, un petit rappel nous semble utile quant à la définition des RAM. Les RAM statiques sont constituées par un ensemble de bascules (à transistors MOS) du type indiqué figure 1 ; chaque bascule mémorisant 1 bit d'information. Ces mémoires sont statiques puisque, une fois que la bascule est dans un état, elle y reste tant que l'alimentation lui est appliquée ; leur emploi est donc très simple ; on écrit les données en mémoire, et on peut les relire quand on veut. Les 2102 utilisés sur la carte 4 K sont de ce type. Malheureusement il faut six transistors par cellule mémoire ; nos 2102 avec leurs 1024 mots de 1 bit contiennent donc à peu près 7000 transistors ; c'est beaucoup et pendant longtemps

Commandes	Déclarations	Fonctions
LIST	REM	ABS
RUN	END	INS
NEW	DIM	RND
SAVE	GOTO	SGN
LOAD	ON... GOTO	USER
PATCH	ON... GOSUB	TAB
APPEND	IF... THEN	PEEK
DIGITS	READ	SIN
LINE	RESTORE	COS
CONT	LET	TAN
TRACE ON	INPUT	FNX
TRACE OFF	FOR	POS
	NEXT	LEN
	PRINT	ASC
	PATCH	SQR
	STOP	EXP
	RETURN	LOG
	POUE	VAL
	GOSUB	CHRS
	DEF	STRS
		LEFTS
		RIGHTS
		MIDS

Tableau 1 : résumé des instructions de notre interpréteur

cela a été un handicap à l'accroissement de la taille des RAM jusqu'à la naissance de la RAM dynamique. Dans cette dernière, une cellule mémoire a l'aspect indiqué figure 2 ; l'information est constituée par la présence ou l'absence de charge d'un condensateur constitué par la capacité parasite grille source d'un transistor MOS. Une cellule mémoire est donc constituée par un transistor d'où réduction de la complexité dans un rapport 6 par rapport aux RAM statiques d'où capacité par boîtier en principe six fois plus importante à densité d'intégration égale (en fait seul un rapport 4 est réalisé). Malheureusement cette capacité ne pense qu'à se décharger et il faut périodiquement venir la recharger ; c'est ce que l'on appelle le rafraîchissement de la mémoire (terme à notre avis très bien choisi !). Cette opération doit être renouvelée périodiquement d'où le nom de « dynamique » donné à ces RAM. Un autre avantage important est que ce seul transistor consomme nettement moins que les 6 de la RAM statique et pour une mémoire de 4096 bits par exemple, la différence commence à être non négligeable. Un inconvénient des RAM dynamiques est qu'elles utilisent plusieurs alimentations (trois pour celles que nous avons choisies) ; une version à une seule alimentation et d'une taille de 64 kilobits (!) étant actuellement à l'étude chez Texas et Motorola.

La 4116

La RAM choisie pour équiper notre carte est un modèle de $16\text{ K} \times 1\text{ bit}$ en boîtier 16 broches qui porte le numéro générique 4116 précédé des suffixes propres à chaque fabricant (TMS 4116 chez Texas, MK4116 chez MOSTEK, F4116 chez Fairchild...). Afin de conserver un nombre de pattes raisonnable du boîtier, elle fait appel à la technique de l'adressage multiplexé comme le montre son synoptique




Fig. 1. - Structure d'une cellule mémoire élémentaire de RAM dynamique.

Fig. 2. - Structure d'une cellule mémoire élémentaire de RAM dynamique.




Fig. 3. - Synoptique interne simplifié de la RAM 4116.

interne visible figure 3. C'est-à-dire qu'une phase d'adressage de cette mémoire se divise en deux parties ; l'adressage des lignes (RAS en abrégé, de l'anglais Row Adress Strobe) et l'adressage des colonnes (CAS en abrégé, de l'anglais Column Adress Strobe). Le microprocesseur n'étant pas sensé se préoccuper de ce phénomène ; vous concevez qu'il va falloir, entre les lignes d'adresses du bus et les pattes d'adresses de la mémoire un circuit se chargeant de cette opération. La mémoire étant cependant très bien conçue, ce circuit peut être un « simple » multiplexeur ; en effet les adresses présentées sur les entrées de la 4116 sont mémorisées dans des bascules internes grâce au signal RAS (pour les lignes) et

CAS (pour les colonnes) ; ces signaux RAS et CAS doivent être générés par une logique commune à celle qui commande le multiplexeur afin que tout cela soit cohérent. Par ailleurs il faut également prévoir le rafraîchissement de la mémoire ; cela s'effectue (ou de l'extérieur) comme un cycle de lecture et, comme l'on rafraîchit simultanément les 128 colonnes, seul le signal RAS est activé pendant cette opération. Ce pseudo cycle de lecture doit « lire » les 128 lignes toutes les 2 ms pour que la mémoire soit correctement rafraîchie ; la solution logique consiste donc à faire entrer sur notre multiplexeur d'adresse une sortie de compteur qui emploiera ainsi séquentiellement les 128 lignes ; ce compteur doit

être piloté par une horloge à la fréquence adéquate pour que les 128 lignes aient été rafraîchies en deux millisecondes ; on doit donc lire une ligne toutes les $15,6\ \mu\text{s}$ (au moins). Ces quelques explications sont suffisantes pour comprendre le synoptique général qui va suivre ; en effet, la plus grande partie des opérations que nous venons d'exposer est réalisée au moyen de deux circuits intégrés LSI qui mettent ainsi la réalisation d'une carte RAM dynamique à la portée de tous. Cependant pour les lecteurs curieux, ou pour ceux qui seraient tentés de concevoir leur propre carte nous indiquons en figures 4, 5, 6, 7 les diagrammes des temps de chaque cycle mémoire (lecture, écriture, rafraîchissement) ainsi qu'un tableau don-

nant la valeur numérique de ces temps. Dans le diagramme : « R » signifie rangée (ou ligne), « C » signifie colonne, « Valables » indiquent que les données sont valables, « Qques » indique que les données sont quelconques donc non utilisables et « Indif. » signifie indifférent.

Enfin précisons que cette mémoire utilise trois alimentations par rapport aux appellations figurant sur son brochage : $V_{SS} = 0\text{ V}$; $V_{CC} = +5\text{ V}$; $V_{DD} = +12\text{ V}$ et $V_{BB} = -5\text{ V}$.

Synoptique de la carte

Il se dégage assez facilement des indications que nous venons de donner et il est visible figure 8.

Les mémoires sont rangées en blocs de huit formant ainsi des ensembles de 16 K mots de 8 bits; trois rangées sont visibles bien que les circuits utilisés puissent en commander quatre. Cela vient du fait que la taille mémoire adressable par le 6800 est de 64 K mots de 8 bits et qu'il faut bien laisser un peu d'espace mémoire pour les organes d'entrée/sortie et pour les programmes en ROM par exemple. Par ailleurs, même en environnement industriel il est extrêmement rare d'utiliser plus de 32 K de RAM; en conséquence nous avons prévu largement assez.

Un ensemble baptisé logique de contrôle reçoit les signaux classiques VMA, $\phi 2$, R/W ainsi que des informations en provenance de straps pour élaborer les signaux d'activation des amplis de données et les signaux de commande du contrôleur de rafraîchissement. Le signal MC (Memory Clock) n'est autre que $\phi 2$ en provenance directe de l'oscillateur; en effet le rafraîchissement se réalise de la façon suivante; grâce à l'horloge de rafraîchissement, la logique génère toutes les 15 μs environ un signal RR (Refresh Request = demande de rafraîchissement); à ce moment là,




Fig. 4. - Chronogramme d'un cycle de lecture.




Fig. 5. - Chronogramme d'un cycle d'écriture.




Fig. 6. - Chronogramme d'un cycle de rafraîchissement.

PARAMETER	ALT. SYMBOL	TMS 4116-15		TMS 4116-20		TMS 4116-25		UNIT
		MIN	MAX	MIN	MAX	MIN	MAX	
$t_c(P)$ Page mode cycle time	t_{PC}	170		225		275		ns
$t_c(rd)$ Read cycle time	t_{RC}	375		375		410		ns
$t_c(W)$ Write cycle time	t_{WC}	375		375		410		ns
$t_c(RW)$ Read, modify-write cycle time	t_{RWC}	375		375		515		ns
$t_w(CH)$ Pulse width, column address strobe high (precharge time)	t_{CP}	80		80		100		ns
$t_w(CL)$ Pulse width, column address strobe low	t_{CAS}	100	10,000	135	10,000	165	10,000	ns
$t_w(RH)$ Pulse width, row address strobe high (precharge time)	t_{RP}	100		120		150		ns
$t_w(RL)$ Pulse width, row address strobe low	t_{RAS}	150	10,000	200	10,000	250	10,000	ns
$t_w(W)$ Write pulse width	t_{WP}	45		55		75		ns
t_T Transition times (rise and fall) for RAS and CAS	t_T	3	35	3	50	3	50	ns
$t_{su}(AC)$ Column address setup time	t_{ASC}	-10		-10		-10		ns
$t_{su}(AR)$ Row address setup time	t_{ASR}	0		0		0		ns
$t_{su}(D)$ Data setup time	t_{DS}	0		0		0		ns
$t_{su}(rd)$ Read command setup time	t_{RCS}	0		0		0		ns
$t_{su}(WCH)$ Write command setup time before CAS high	t_{CWL}	80		80		100		ns
$t_{su}(WRH)$ Write command setup time before RAS high	t_{RWL}	60		80		100		ns
$t_h(ACL)$ Column address hold time after CAS low	t_{CAH}	45		55		75		ns
$t_h(AR)$ Row address hold time	t_{RAH}	20		25		35		ns
$t_h(ARL)$ Column address hold time after RAS low	t_{AR}	95		120		160		ns
$t_h(CRL)$ CAS hold time after RAS low	t_{CSH}	150		200		250		ns
$t_h(DCLI)$ Data hold time after CAS low	t_{DH}	45		55		75		ns
$t_h(DRL)$ Data hold time after RAS low	t_{DHR}	95		120		160		ns
$t_h(DWL)$ Data hold time after \bar{W} low	t_{DH}	45		55		75		ns
$t_h(rd)$ Read command hold time	t_{RCH}	0		0		0		ns
$t_h(WCL)$ Write command hold time after CAS low	t_{WCH}	45		55		75		ns
$t_h(WRL)$ Write command hold time after RAS low	t_{WCR}	95		120		160		ns
t_{CHRL} Delay time, column address strobe high to row address strobe	t_{CRP}	-20		-20		-20		ns
t_{CLRHL} Delay time, column address strobe low to row address strobe high	t_{RSH}	100		135		165		ns
t_{CLWL} Delay time, column address strobe low to \bar{W} low (read, modify write cycle only)	t_{CWD}	70		95		125		ns
t_{REF} Refresh period	t_{REF}		2		2		2	ms
t_{RLCL} Delay time, row address strobe low to column address strobe low (maximum value specified only to guarantee access time)	t_{RCD}	20	50	25	65	35	85	ns
t_{RLWL} Delay time, row address strobe low to \bar{W} low (read, modify write cycle only)	t_{RWD}	120		160		200		ns
t_{WLCL} Delay time, \bar{W} low to column address strobe low (early write cycle)	t_{WCS}	-20		-20		-20		ns

Fig. 7. - Tableau des temps relatifs aux différents chronogrammes présentés.

la logique de la carte MPU bloquée $\emptyset 2$ à l'état bas (donc aucun transit d'information sur les bus) et répond grâce au signal RG (refresh Grant = rafraîchissement autorisé), un cycle de rafraîchissement a lieu et tout se remet à fonctionner normalement; vu côté 6800 la seule conséquence de ce mode de fonctionnement est un léger ralentissement puisque toutes les 15 μ s environ, on lui « vole » un cycle d'horloge. Les autres blocs du synoptique sont classiques; amplis d'adresses unidirectionnels (les 8597 habituels) amplis de données (8526 impérativement), régulateur - 5 V pour fabriquer V_{BB} des 4116 à partir du - 12 V.

Le contrôleur de rafraîchissement est chargé de générer les signaux RAS, CAS en adressage normal de la mémoire; commander le multiplexeur d'adresses conjointement à RAS et CAS; contrôler le signal lecture écriture (R/W); générer le signal RR toutes les 15 μ s à partir de l'horloge de rafraîchissement et exécuter un cycle de rafraîchissement lorsque RG arrive. Tout cela demandait il y a encore peu de temps un volume de circuits logiques classiques important qui nous faisait hésiter à vous présenter une telle réalisation; cela s'est considérablement simplifié grâce à l'intégration de toutes ces fonctions dans deux boîtiers; le contrôleur de rafraîchissement MC3480 et le multiplexeur d'adresses MC3242. Ces circuits étant, de plus, prévus pour travailler ensemble leurs interconnexions sont grandement facilitées.

MC3242 et MC 3480

Le MC 3242 est le plus simple de ces circuits puisque, comme le montre la figure 8, il regroupe un multiplexeur à trois entrées et un compteur à 7 bits qui n'est autre que le compteur de rafraîchissement (7 bits permettent de compter jusqu'à 128); ce circuit dis-




Fig. 8. - Synoptique général de la carte RAM.

pose également d'amplis de sortie trois états activés par la patte CE. Malgré cette apparente simplicité ce circuit permet l'économie de 8 ou 9 boîtiers TTL classiques ce qui se ressent au niveau de la consommation sur le + 5 V et surtout au niveau de la simplicité de dessin du circuit imprimé.

Le MC 3480 est beaucoup plus complexe et son synoptique visible figure 10 est déjà très fortement condensé. Ce circuit utilise les adresses de poids fort (A14/A15) pour choisir le bloc de 16 K qu'il va activer ; les signaux MC (Memory Clock) RG et RR pour décider du rafraîchissement ; il contrôle aussi le signal R/W et, à partir de constantes de temps extérieures, réalisables à partir de lignes à retard ou plus simplement, comme c'est le cas sur la carte, de monostables (ce sont les entrées t_1 , t_2 , t_3 , t_4 , t_5 , t_6) il génère les signaux RAS de chaque bloc de 16 K et CAS commun à toutes les mémoires ainsi que les signaux Row Enable et Refresh Enable à destination du MC 3242. Nous n'entrons pas plus dans le détail





Fig. 9. - Synoptique interne du MC 3242.



pour ce circuit ; sa fiche technique provisoire (car il est très récent) comporte en effet 18 pages (!!) ce qui nous emmènerait un peu trop loin.

En conclusion à cette étude un peu rapide, nous vous proposons figure 11, un diagramme des temps simplifié relatif à la carte réalisée par nos soins. Nous pensons que les lecteurs désireux d'approfondir le fonctionnement trouveraient assez d'informations dans les lignes qui précèdent pour y parvenir ; moyennant éventuellement la consultation des fiches techniques des C14116, MC 3242 et

MC 3480 (en raison d'en faire des photocopies et les lecteurs intéressés sont priés de consulter leur revendeur de composants).

Vue d'ensemble

Le schéma complet de la carte est indiqué figure 14 et peut se déduire assez facilement du synoptique général. Les amplis de bus d'adresse sont des classiques 8597 ; tandis que pour R/W, VMA, Ø 2 et MC un 8526 est utilisé permettant ainsi de disposer

des signaux et de leurs inverses ; des 8596 sont employés comme amplis de données bien qu'à ce niveau cela n'ait aucune importance ; les données passant toujours deux fois au travers de ces amplis (une fois en entrée en mémoire et une fois en sortie) elles subissent deux inversions qui se compensent donc.

On remarque, bien sûr, les 3480 et 3242 qui laissent bien du vide autour d'eux. L'horloge de rafraîchissement est constituée par un 555 monté en astable et oscillant au minimum à 64 kHz (en fait ici il fonctionne à 110 kHz) puisque

les RAM doivent être rafraîchies au plus tard toutes les 2 ms. Un régulateur intégré produit le -5 V destiné au V_{BB} des 4116 tandis qu'un 74156 assure le « décodage » d'adresse en activant ou non selon l'état de A14 et A15 la porte qui commande les amplis de données. De nombreuses capas de découplage complètent le tout comme nous allons le voir lors de la ...

Réalisation

Contrairement à notre habitude nous ne vous présentons pas les films des deux faces du circuit imprimé ; en effet celui-ci étant réalisé en trous métallisés, il est hors de question de le faire soi-même ; qui plus est, la finesse des pistes est telle en certains endroits, qu'une réalisation amateur, même soignée, serait vouée à l'échec. Ce CI est par contre disponible comme à l'accoutumée chez FACIM (19, rue de Hegenheim, 83000 Saint-Louis).

Une fois le circuit en votre possession, vérifiez qu'il entre bien dans vos connecteurs et retouchez-le éventuellement au moyen d'un petit coup de lime puis reportez-vous à la figure 12 qui propose le plan d'implantation à l'échelle 1.




Photo B. - Mise en évidence de l'évolution technologique ; à droite 4 K de RAM, 42 boîtiers sur la carte ; à gauche, 32 K de RAM pour seulement 28 boîtiers !




Fig. 12. - Plan d'implantation des composants (échelle 1). Les petits rectangles entre les 4116 représentent des condensateurs de découplage (voir texte).

Mis à part les 4116 et les MC 3480 et 3242, tous les CI peuvent être soudés directement à condition de ne pas trop leur chauffer les pattes ; si vous n'avez pas bien l'habitude il est plus sage de mettre tout le monde sur supports. Les premiers composants à câbler ne sont cependant pas les supports mais les condensateurs repérés par de petits rectangles sur la figure 12 et situés entre les 4116 ; ces condensateurs de 100 nF sont indispensables et il faut les câbler tous sinon vous risquez de cuisants déboires. Bien sûr il ne faut

câbler que ceux des rangées de 4116 que vous comptez équiper en mémoires ; cependant, si vous mettez tous les supports en face, câblez tous les condensateurs car ils sont difficiles à passer entre les supports par la suite. Il n'y a pas de trous prévus pour passer leurs pattes ; il faut replier celles-ci à angle droit et les souder sur les bandes de circuit imprimé qui avancent l'une vers l'autre à cet effet. Cette méthode de câblage et ces dispositions doivent être scrupuleusement respectées. Les condensateurs à utiliser sont des modèles au

pas de 2,54 mm extra plats ; des modèles plus gros seraient incapables de rentrer dans les emplacements prévus ; un type pouvant convenir est par exemple le C629 de RTC.

Une fois ces condensateurs mis en place, vous pouvez passer au câblage des supports. Nous vous rappelons que, comme les trous sont métallisés il faut souder d'un seul côté (du côté cuivre bien entendu) comme sur du circuit imprimé simple face classique. Attention aux ponts de soudure surtout au niveau des pattes des supports des 4116 ; ne vous

fiez pas à l'œil, passez plutôt un « œup d'ohmmètre » lorsque vous avez terminé.

Montez ensuite les composants passifs divers ; ne chauffez pas trop les deux résistances de 2,2 kΩ à 2 % qui entourent les monostables. Les petits interrupteurs de choix d'adresse (ou plus exactement d'activation des blocs de 16 K) peuvent être remplacés par des fils nus enfichés dans un support de CI à 6 ou 8 pattes ; le 4^e interrupteur étant inutile puisque la carte n'a que trois blocs de 16 K.

Vous pouvez ensuite monter




Fig. 13. - Broches des circuits intégrés (vus de dessus).

le régulateur qui n'a, à notre avis, pas besoin de radiateur bien que son emplacement soit prévu sur la carte puis vous pouvez enficher les circuits sur leurs supports non sans avoir fait au préalable un ultime contrôle des soudures et des éventuels « ponts ». Au sujet des CI les 8526 ne peuvent pas être remplacés par des 8528 sur cette carte, car les signaux tels Ø 2 passent dans ceux-ci et la faculté d'inversions des 8526 est mise à profit donc ; 8526 exclusivement sur cette carte. Si vous avez plus de 8 boîtiers de 4116 n'équipez cependant, pour faire les essais que le premier bloc. Les blocs sont situés dans l'ordre suivant le premier (adresse 0000 à 3FFF) en haut de carte, le deuxième (adresse 8000 à BFFFA) en bas de carte ; les interrupteurs agissent par numéro ; le 1^{er} active ou non le 1^{er} bloc, le 2^e le 2^e bloc et ainsi de suite. Un bloc est activé lorsque l'interrupteur correspondant




Fig. 14. - Schéma complet de la carte.




Fig. 14 bis

est fermé (ou que le strap correspondant est mis en place); on agira donc sur l'interrupteur 1 pour le fermer, les autres étant laissés ouverts.

Mise en service

Avant d'effectuer la mise en service de votre carte il faut vérifier les points suivants :

- sur le circuit imprimé du bus les broches 8, 9, K, 24 et B (B barre) doivent être reliées à la masse générale du montage

c'est-à-dire aux broches 41, 42, 43; les masses des alimentations ± 12 V et 5 V étant de ce fait communes;

- tous les circuits de la carte MPU doivent être en place ainsi que les liaisons en fil isolé; revoir éventuellement le plan d'implantation de la figure 2, Haut-Palreux n° 1634 de juillet 78;

- il faut enlever toutes les mémoires pouvant se trouver entre 0000 et 3FFF; la RAM 0000 de la carte ICAH entre autres et votre ou vos RAM 4 K s'il y a lieu.

Après avoir inséré la carte dans un connecteur mettez sous tension et essayez de charger manuellement une ou deux adresses; attendez quelques instants et vérifiez que ce que vous avez chargé ne s'est pas modifié ce qui indiquerait un défaut de rafraîchissement. Vous pouvez, si tout est correct, passer le petit test que nous vous avons présenté lors de l'étude de la RAM 4 K en attendant celui plus performant du mois prochain.

Il se peut cependant que l'insertion de votre carte RAM

dynamique pose des problèmes (toutes erreurs de câblage mises à part); cela provient de la bascule D 7474 située sur la carte MPU qui se positionne mal à la mise sous tension bloquant ainsi Ø 2 de façon définitive et perturbant le système (l'ensemble du mini se comporte alors comme s'il effectuait un rafraîchissement permanent de la mémoire sans rien faire d'autre). Plusieurs remèdes sont possibles :

- si vous avez plusieurs 7474 essayez-les successivement jusqu'à ce que vous en trouviez

Nombre	Type	Equivalents	Remarques
8,16 ou 24	4166	TMS 4116, MK4116, F 4116, etc.	Des 250 ns de temps d'accès suffisent
1	MC3480	Néant	Motorola
1	MC 3242	Néant	Motorola
3	8597	MC 8597, DM 8097, MC 8595, DM 8095	
3	8526	MC8526, N8526, MC 6080	Pas de 8528
1	555	LM 555, NE 555...	
1	7427	SN 7427, DM 7427,...	De préférence LS
1	74156	SN74156, DM74156, SFC5156...	De préférence LS
1	96LS02	96LS02PC, MC96LS02	Fairchild, Motorola
1	7905	Régulateur - 5 V 1 A boîtier TO220 7905, LM320 TO5...	
	Condensateurs	3 de 220 μ F 15 V; 4 de 0,1 μ F pas de 5,08 mm; X de 100 nF pas de 2,54 mm; 1 de 100 pF; 1 de 10 pF	X dépend du nombre de blocs de 16 K équipés
	Résistances	5 de 22 Ω ; 1 de 39 Ω ; 2 de 2,2 k Ω ; 1 de 10 k Ω	
2	Résistances	2 de 1,2 k Ω 2 % 1/4 ou 1/2 W	
1	Interrupteurs	4 interrupteurs en boîtier DIL 8 pattes	Ou straps dans support FACIM
1	Carte CI		+ n x 8 16 pattes pour RAM
	Supports CI	1 8 pattes; 1 14 pattes; 8 16 pattes; 1 24 pattes; 1 28 pattes;	n = nb de blocs équipés

Tableau 2 : Nomenclature des composants

un qui se positionne bien à toutes les mises sous tension ce qui est en général très courant ; - si vous n'avez pas le choix ou si vous préférez une solution plus élégante ; il faut couper au « cutter » la liaison reliant les pattes 4 et 10 du 7474 de la carte MPU au + 5 V et relier la patte 4 à la sortie du 555 au moyen d'un strap en fil isolé ; ainsi, à chaque mise sous tension le 555 effectue le reset automatique du mini et positionne correctement cette bascule D pour autoriser le fonctionnement de l'ensemble.

La mise en évidence de cette cause de non fonctionnement peut être faite au contrôleur universel ; sans la modification ci-avant et quand le système est bloqué ; il se trouve dans l'état suivant : Refresh Grant à « 1 » logique en permanence ; la sortie Q de la bascule D reliée à Refresh Grant étant quant à elle à « 0 » en permanence bloquant ainsi Ø 2 à « 0 » sur le bus ; ces niveaux étant permanents quand le système est bloqué ; ils peuvent être visualisés au moyen d'un contrôleur universel classique.

Nous tenons cependant à préciser que dans la plupart des cas le 7474 se positionne bien à la mise sous tension ; la

meilleure preuve étant que le schéma de la carte MPU est celui utilisé par Motorola sur l'EXORCISER I.

Lorsque tout est rentré dans l'ordre vous pouvez équiper la carte, le cas échéant d'un autre bloc de 16 K ; pousser le commutateur n° 2 et reprendre les essais puisque vous disposez maintenant de 0000 à 7FFF comme espace mémoire.

Attention ! n'équipez pas les trois blocs de 16 K cela ferait 48 K et s'étendrait de 0000 à BFFF donc il y aurait de sérieux ennuis avec :

- la RAM de J-BUG en A000
- les ACIA en 8008, 8009, 8010, 8011
- le PIA en 8020, 8021, 8022, 8023.

L'équipement du 3^e bloc sera possible plus tard lorsque nous aurons la carte UV PROM.

Remarques

Ainsi équipé notre mini peut travailler de façon très valable en BASIC et peut rivaliser avec la plupart des systèmes de développement de moyen niveau. A notre avis, la meilleure solution pour travailler en BASIC au début consiste à équiper cette carte avec 16 K

(donc 8 boîtiers) qui occuperont donc de 0000 à 3FFF ; les huit premiers K seront pris par l'interpréteur BASIC et il restera 8 K pour les programmes BASIC ce qui sera largement suffisant d'autant plus que vous possédez presque tous une 4 K ce qui vous fera donc 12 K pour les programmes BASIC.

Nous pensons que la réalisation de cette carte en trous métallisés et avec des circuits ultra modernes vous donnera satisfaction même si cela fait un peu moins « amateur » et nous précisons encore avant de conclure que :

- cette carte est totalement compatible avec tout système équipé d'un bus EXORCISER complet (donc comportant Refresh Request et Refresh Grant)
- cette carte peut être réalisée en wrapping mais il se peut qu'il y ait des problèmes de découplage des circuits mémoire et il ne faut se lancer dans une telle aventure qu'avec de solides connaissances et un bon oscillo double trace.

Conclusion

Le mois prochain nous présenterons rapidement un programme de test mémoires élaboré puis nous étudierons la mise en service de l'interpréteur BASIC et les premières instructions de celui-ci.

L'auteur remercie tout spécialement messieurs Biemann pour le dessin du circuit imprimé de la carte et Duvaud pour la conception de celle-ci.

(à suivre)

C. TAVERNIER